Press release

2020. 06. 25 (목) 00:00시 부터 보도해 주시기 바랍니다.

“더 작고 빠르게”… 미래 반도체 핵심 신소재 발견

UNIST·삼성전자 종합기술원, 반도체 내부 전기 간섭 최소화하는 소재 개발
'소자 미세화'로 반도체 집적도·정보처리 속도 향상… Nature 논문 게재

반도체 칩 안에 금속 배선을 분리하는 새로운 소재가 개발됐다. 이 소재를 이용하면 소자를 아주 작게 만들 수 있고, 메모리와 같은 반도체 칩의 작동 속도를 높일 수 있다.

UNIST총장 이용훈) 자연과학부의 신현석 교수팀과 삼성전자 종합기술원(원장 황성우)의 신현진 전문연구원팀, 기초과학연구원(IBS)을 포함하는 국제 공동 연구진이 반도체 집적회로(Integrated Chip, IC)에 사용될 수 있는 초저유전율 절연체를 개발했다. 합성된 절연체를 사용하면 반도체 회로 간 전기적 간섭을 획기적으로 줄여 ‘소자 미세화가 가능하다.

반도체 칩에 많은 데이터를 저장하고 정보처리 속도를 빠르게 하려면, 칩 안에 소자 숫자가 늘어나야 한다. 하지만 더 많은 소자를 넣으려고 소자 크기를 작게 만들면 오히려 정보처리 속도가 느려질 수 있다. 반도체 내부에서 전자를 금속 배선 안에만 머무르게 만드는 ‘절연체’가 전자를 모으는 성질(유전율)이 있어 전자의 흐름을 방해하기 때문이다. 반도체 소자가 작아지고 배선 사이 간격이 좁아지면 이러한 현상이 더 심해진다. 따라서 반도체 소자의 집적도를 높이려면, 금속 배선에서 전자 이탈은 막으면서도 유전율은 낮은 절연체가 필요하다.

*반도체 소자 내에서 전류(전자)가 흐르는 금속 배선에서 전자가 다른 부분으로 이탈하는 것을 막기 위해 절연체를 삽입한다.

 

[연구그림] 비정질 질화붕소 증착과정

공동 연구팀은 기존 절연체보다 낮은 유전율을 갖는 비정질 질화붕소(amorphous boron nitride) 소재를 합성하고, 낮은 유전율을 갖는 원인을 밝혀냈다. 원래 질화붕소는 다양한 결정이 존재하는데, 화이트 그래핀으로 알려진 육방정계 질화붕소는 그래핀같이 육각형의 규칙적인 원자 배치이지만 이번에 합성된 질화붕소는 원자 배치가 불규칙한 ‘비정질’이다. 합성된 물질의 유전율은 1.78로 현재 사용되는 절연체의 유전율보다 30% 이상 낮다.

제1저자인 홍석모 UNIST 자연과학부 박사과정 연구원은 “낮은 온도(400℃)에서 육방정계 질화붕소가 기판에 증착되는지 연구하던 중 ‘비정질 질화붕소’를 발견했고, 반도체 절연체로서 적용 가능성을 확인했다”며 “이 물질처럼 유전율이 낮은 절연체를 이용하면 반도체 칩의 전력 소모를 줄이고 작동 속도는 높일 수 있어 미래 반도체의 소재로 적합할 것”이라고 설명했다.

연구팀은 이론적 계산 및 포항가속기연구소 4D 빔라인의 ‘각도 분해능 X-선 흡광분석기(NEXAFS)’를 이용해 비정질 질화붕소 소재의 유전율이 낮은 이유도 찾아냈다. 질화붕소의 전자 구조 및 배향성 등을 분석한 결과, ‘원자 배열의 불규칙성이 유전율을 낮게 만드는 것’으로 파악됐다.

*각도분해능 X-선 분석 (near edge X-ray absorption fine structure): X-선을 쪼였을 때 물질 내 전자가 X-선을 흡수하는 모양(spectrum)이 물질마다 다르다는 걸 이용한 분석법. 원자의 산화수와 주위 구조, 결합 거리 등을 알 수 있다.

 

[연구그림] 개발된 물질의 성질

이번에 개발된 소재는 기계적 강도 또한 우수하다. 기존에는 절연체의 유전율을 낮추기 위해 소재 안에 미세한 공기 구멍을 넣어 강도가 약해졌다. 그러나 비정질 질화붕소는 물질 자체의 유전율이 낮으므로 이런 작업이 필요 없고 기계적 강도도 유지할 수 있다. 특히 이 물질은 전자의 이동을 막을 뿐만 아니라 금속 원자가 반도체 영역으로 침범하는 것을 막는 ‘금속 확산 방지막’ 역할도 가능하다.

신현진 삼성종합기술원 전문연구원은 “기술적 난제로 여겨진 유전율 2.5 이하의 고강도 신소재를 발견했다”며 “이번 연구결과는 학계와 산업계의 상호협력을 통한 시너지 창출의 모범적인 사례”라고 말했다. 신현석 UNIST 교수는 “이 물질이 상용화된다면 중국의 반도체 굴기와 일본의 수출 규제 등 반도체 산업에 닥친 위기를 이겨내는 데 큰 도움이 될 것”이라며 “반도체 초격자 전략을 이어가는 데 도움이 될 소재 기술”이라고 강조했다.

유럽연합의 그래핀 연구프로젝트(Graphene Flagship)의 파트너인 영국 옥스퍼드 대학교 매니쉬 초왈라 교수와 스페인 ICN2의 스테판 로슈 교수가 참여한 이번 연구는 세계적 권위의 학술지인 네이처(Nature)’624(현지시각)자로 공개됐다. 연구 수행은 삼성전자, 과학기술정보통신부-한국연구재단의 기초연구실사업, 글로벌프론티어사업(나노기반 소프트 일렉트로닉스 연구단), 기초과학연구원(IBS)의 지원으로 이뤄졌다.

논문명: Ultra-low dielectric constant amorphous boron nitride

자료문의

대외협력팀: 장준용 팀장, 양윤정 담당 (052) 217 1228

자연과학부: 신현석 교수 (052) 217 2311

  • [연구그림] 비정질 질화붕소 증착과정
  • [연구그림] 개발된 물질의 성질
 

[붙임] 연구결과 개요

1. 연구배경

반도체 소자1)의 고집적화가 가속화됨에 따라, 소자의 크기는 점점 작아졌다. 전통적으로 (Chip)의 성능(속도)은 트랜지스터2)의 스위칭 속도3)에 좌우됐으나, 소자의 크기가 작아지면서 빠른 스위칭 속도보다 배선 구조에서 발생하는 신호전달 지연4)(RC delay: R은 금속 배선의 저항, C는 금속 배선 사이의 유전체 커패시턴스)’이 칩의 작동 성능을 좌우하게 됐다.

따라서 RC delay를 감소하기 위해 집적회로 백엔드 공정(BEOL ,back-end-of-line)5)금속 배선 사이에 증착되는 유전체(절연체)6)의 유전율7)을 줄이거나 금속배선의 전기저항 감소가 절대적으로 필요하다.

2015 ITRS 로드맵(미국 반도체 산업협회 발간하는 보고서)에 따르면, 트랜지스터의 세대가 거듭될수록 요구되는 유전물질(절연체)의 유전율은 감소하고 2020년에는 유전상수 2.0 이하의 유전체 개발이 필요하다. 하지만 현존 기술로는 불가능해, 초저유전 소재 개발이 IC칩(집적회로)의 집적화에서 한계점 중의 하나로 지목됐다.

 

2. 연구내용

연구팀은 플라즈마를 도입한 화학기상증착 방법을 이용해 실리콘(Si), 실리콘산화물(SiO₂), 구리(Cu) 등의 BEOL에 사용되는 기판에 3㎚ 두께의 매우 얇은 비정질 질화붕소(a-BN, amorphous BN) 8) 박막 증착에 성공했다.

a-BN을 고분해능 투과전자현미경(TEM)으로 관찰했을 때 기존에 보고된 a-BN보다 결정성이 낮았다. 광학적으로는 많이 연구된 육방정계 질화붕소(화이트 그래핀)와는 확연히 차이가 나는 광학적 물성을 보였다.

또한 a-BN을 이용해 간단한 전기소자(캐패시터)9)를 만들어 유전율을 측정해 보았는데, 기존에 보고된 여러 초저유전물질들과 비교했을 때 상당히 낮은 유전율(1.78, 100 KHz의 교류전류 주파수), 1.16 (1 MHz의 교류전류 주파수)을 나타냈다.

유전율뿐만 아니라 기존에 보고된 물질과 비교했을 때 기계적 물성도 우수하다. 일반적인 절연체로 사용되는 실리콘산화물과 유사한 고밀도로, 높은 강도 갖고 있으면 실리콘이나 구리 기판과의 접착력이 매우 높다.

금속 원자의 이동을 막는 금속 확산 방지막10)으로도 적용이 가능하다. 실리콘 기판 위에 형성된 a-BN 박막 위에 코발트(Co) 금속을 증착한 후 온도를 600℃로 올려 코발트 금속 원자가 a-BN을 뚫고 실리콘 기판으로 이동하는지를 보는 ‘베리어 평가’를 실시했는데, 코발트 금속의 이동을 완벽히 막아내는 매우 우수한 방지막의 특성을 보였다.

분자동역학(molecular dynamic simulation)을 이용한 이론적인 계산(NEXAFS)과 분석 등으로 근본적으로 물질의 극성이 무작위 방향으로 배열돼 있어 굉장히 낮은 유전율을 보이는 것으로 규명됐다.

 

3. 기대효과   

배선금속과 초저유전물질이 들어가는 후공정(BEOL)은 메모리뿐만 아니라 비메모리까지 반도체 산업 전 영역에 걸쳐 사용되는 기술이다. 새로운 초유전물질의 개발은 감소하고 있는 초고밀도 집적회로(Very-large-scale integration; VLSI) 집적도의 상승세를 또 한 번 끌어올리고 소자의 소형화를 가속화 할 수 있는 원천기술이 될 것으로 기대한다.

 

[붙임]  용어설명

1. 반도체 소자

반도체 소자는 실리콘과 같은 반도체(전기 흐름을 조절하는 물질), 금속(도체, 전기가 잘 통하는 물질), 절연체(부도체, 전기가 안 통하는 물질)등으로 구성돼 있다. 각종 전자제품에 들어가는 반도체 칩의 경우 단위 소자(회로) 여러 개가 집적돼 있다. 소자 집적도 높아지면 반도체의 정보 처리 속도 등이 빨라진다.

2. 트랜지스터(transistor)

전자 신호 및 전력을 증폭하거나 스위칭(회로를 연결했다 끊었다)하는 데 사용되는 반도체소자 중 하나.

3. 스위칭 속도

전자소자 안에 스위치 역할을 하는 트랜지스터의 구동 속도를 나타내는 단어로, 일반적으로 0과 1을 구현하는 논리소자의 연산속도를 대변하는 단어로 사용되고, BEOL의 유전체의 유전율과 배선 금속의 간격에 많은 영향을 받는다.

4. 신호전달지연(signal delay or RC delay)

금속 사이에 유전체(절연체)가 있는 상태에서 금속에 전류가 흐르게 되면 마주 보고 있는 두 금속 면에 전자 또는 전하가 축적되는 대전 현상이 발생한다. 대전된 두 금속 가까이 또 다른 전류가 흐르면 대전된 전하 때문에 발생하는 전기장의 간섭을 받고 전류가 흐르는 속도가 달라지는 현상이 생긴다. 초고밀도 집적회로에서 전극 금속 간의 거리가 가까워지게 되면 이러한 현상이 더욱 뚜렷하게 발생한다.

5. 유전체 (dielectric substance)

반도체에 들어가는 절연체를 이르는 다른 말. 물질은 전기전도도(전자가 얼마나 잘 이동하느냐)에 따라 도체, 반도체, 부도체(절연체)로 구분 된다.  

6. 유전율 (permittivity)

전기가 통하지는 않는 부도체라도 외부의 전기장에 반응하는데, 그 반응의 민감도를 나타낸다. 자석의 N-S극처럼, 물질을 구성하는 분자는 전기쌍극자(electric dipole)가 있는데, 외부 전기장을 받으면 무질서하게 놓여있던 전기쌍극자가 정렬해 내부에 전기장이 발생한다. 이 전기장을 이용해 전하(전자)를 축적 할 수 있다. 단위부피당 유전율은 물질 고유의 특성이며, 유전상수로 나타낸다. 금속은 무한대의 유전상수를 갖으며, 공기의 유전상수가 가장 낮다. 때문에 기존 초 저유전체 연구에서는 절연체에 미세한 기공을 만들어 유전상수를 낮추는 방법이 주를 이뤘다. 이번 실험에서 합성된 비정질 질화붕소의 경우 전기쌍극자의 분포가 무질서해 유전상수가 낮다. 참고로 반도체의 소자 중 축전기에는 유전상수(High-k)가 높은 물질이 필요하다. 

7. BEOL (back-end-of-line)

전체 반도체 공정 중에 후공정에서 만들어지는 구조로 전기 소자 위에 구리와 같은 전극 금속을 배열하여 원하는 전기소자를 올바르게 작동시키도록 전선을 이어주는 공정 또는 구조를 부르는 단어이다. 전극 금속끼리 맞닿게 되면 전기소자가 독립적으로 작동하지 않게 되는데 이를 방지하기 위해서 금속과 금속 사이에 초 저 유전물질을 삽입하여 전극 금속이 서로 닿지 않게 분리한다.

8. 비정질 질화붕소 (amorphous boron nitride)

원자 배열이 규칙적이지 않은 물질을 비정질이라 한다. (원자 배열이 규칙적인 물질은 결정이라 함). 규칙적인 원자 배열을 갖는 육방정계(6각형 벌집모양) 질화붕소의 경우 그래핀(벌집모양으로 탄소원자 배치된 2차원 물질)과 원자 배치 모양이 닮았지만 육안으로 하얗게 보여 ‘화이트 그래핀’으로 불린다.

9. 축전기 (Capacitor)

금속과 금속 사이에 유전체가 있는 구조로, 두 금속에 전압을 가하면 유전체의 유전율에 맞게 전하가 축적되는데 이런 현상을 이용하면 물질의 유전 상수를 구할 수 있다.

10.금속 확산 방지막(metal barrier)

반도체 소자는 금속, 절연체, 반도체로 이루어져 있는데 금속의 경우 강한 전기장이나 열에너지를 받으면 원자들이 진동하게 되고, 이 진동을 원동력으로 금속 원자가 원래 위치에서 벗어나 절연체나 반도체 영역을 침범하고 화학적 결합을 이뤄 물질의 성질을 변화시킨다. 따라서 금속 확산을 막아줄 수 있는 물질을 금속과 다른 물질 사이에 삽입하는데, 이 물질을 금속 확산 방지막이라 한다.

 

[붙임] 그림설명

 

그림 1. 비정질 질화붕소 증착과정 실리콘 기판 (노란색) 위에서 붕소 및 질소의 증착에 의해 3nm a-BN 박막이 형성되는 과정 시뮬레이션.

 

그림2. 개발된 물질의 성질 (a) a-BN의 유전상수, (b) 기존 저유전 소재와 a-BN의 밀도 및 유전상수 비교 데이터. © 기존 저유전 소재와 a-BN의 breakdown field 비교 데이터. (d) 코발트(Co) 금속 증착 후, 600도에서 가열해도 Co 원자가 실리콘(Si) 기판으로 못 이동하도록 a-BN이 장벽 역할을 함을 보여주는 단면 HR-TEM 이미지. 기판으로 못 이동하도록 a-BN이 장벽 역할을 함을 보여주는 단면 HR-TEM 이미지.