|
|
|
미래 반도체 제조공정의 핵심 기술이 개발됐다. 차세대 반도체 소재를 원자층 수준에서 정밀하게 쌓는 기술이다. 낮은 온도에서도 나노 수준의 3차원 구조에 적용 가능해 다양한 전자 소자에 활용될 전망이다. UNIST(총장 이용훈) 반도체 소재·부품 대학원 및 신소재공학과 서준기 교수팀은 홍익대학교 송봉근 교수, UNIST 정후영 교수 연구팀과 함께 원자층 증착법(Atomic layer deposition, ALD)으로 50도의 저온에서 텔레륨(Tellurium) 원자가 규칙적으로 배열되는 박막 증착 공정법을 개발했다. 원자층 증착법은 낮은 공정온도에서 삼차원 구조의 표면에 얇고 균일한 막 코팅과 정교한 두께 조절이 가능한 차세대 박막 공정법이다. 하지만, 차세대 반도체인 원자층 반도체에 적용하기 위해선 일반적으로 250도 이상의 공정온도와 450도 이상의 추가 열처리 작업이 요구된다. 연구팀은 전자소자, 열전소재 등의 다양한 분야에서 연구 중인 단일 원소 원자층 반도체 ‘텔레륨’에 원자층 증착법을 적용했다. 열처리 공정 없이도 50도의 저온에서 고품질의 박막을 성공적으로 제조했다. 제조된 박막은 원자가 규칙적으로 배열되고, 나노미터(10억분의 1m)이하의 두께 조절이 가능하며 모든 표면 위에서 균일하게 증착됐다. 연구팀은 낮은 온도에서 반응성을 향상시키기 위해 산-염기성을 갖는 두 가지의 전구체를 활용했다. 높은 표면반응과 안정성을 위한 물질인 공반응물을 추가 활용하고, 전구체를 더 짧은 간격으로 분할 반복 주입했다. 밀도가 낮고 불연속적인 알갱이가 증착되는 기존 방식에 비해 촘촘하고 밀도 높은 박막을 성공적으로 제조할 수 있었다. 개발된 제조공정을 통해 텔레륨 박막을 4인치(100mm) 웨이퍼 전체에 적용했다. 박막은 원자층 수준의 두께 조절과 균일한 증착이 가능했다. 소자의 고집적화를 위해 요구되는 수직형 삼차원 구조체에도 증착 가능함을 확인했다. 이는 트랜지스터, 정류기, 선택소자 등의 다양한 전자 소자에 활용될 수 있다. 제 1저자인 김창환 연구원은 “이번 연구는 기존 박막 증착법의 한계를 극복하고 텔레륨을 원자층 증착법이라는 새로운 증착 방식을 구현했다” 며 “텔레륨 박막은 복잡한 삼차원 소자 구조에서도 균일하게 증착할 수 있어 다양한 전자 소자에 응용이 가능할 것이다”고 전했다. 서준기 반도체 소재·부품 대학원 및 신소재공학과 교수는 “이번 연구는 저온, 대면적, 고품질 합성이라는 반도체 증착 공정에서 요구되는 모든 키워드들을 만족시킬 수 있었다”며 “전통적인 증착법에 새로운 공정 요소들을 더해 ‘비전통적인’ 이차원 신소재 및 신소자 구현에 성공했다는 점에서 다양한 응용 연구가 가능할 것”이라고 전했다. 이번 연구는 7월 11일 나노과학 분야 국제 학술지 ‘ACS Nano’에 온라인 게제됐고 우수한 성과를 인정받아 표지논문으로 선정됐다. 연구 수행은 과학기술정보통신부 한국연구재단 (우수신진연구사업 등), 한국산업기술평가관리원 및 한국반도체산업협회 등의 지원으로 수행됐다. (논문명: Atomic Layer Deposition Route to Scalable, Electronic-Grade van der Waals Te Thin Films) |
|
[붙임] 연구결과 개요 |
1. 연구배경원자층 반도체, 이차원 반데르발스 소재 (Two-diemensional van der Waals materials)는 실리콘 대비 매우 얇은 두께에서도 열화되지 않는 전하 이동도 및 효율적인 게이트 반응성 등으로부터 차세대 반도체 소재로 여겨지고 있는 소재로 활발한 연구가 진행되고 있다. 하지만, 이들의 일반적인 합성 방법은 웨이퍼 단위의 균질한 공정, 공정 온도 등의 기술적인 한계를 겪고 있어 고 신뢰성의 저온 박막공정 개발이 요구되고 있는 상황이다. 다양한 박막공정 중 원자층증착법 (Atomic layer deposition)은 자가제한 반응(Self-limiting reaction)으로부터 낮은 공정온도, 뛰어난 단차 피복성(Step coverage), 정교한 두께 조절이 가능하여 매우 이상적인 박막 공정법으로 여겨지고 있으며, 현재 반도체 산업에서 고유전율의 비정질을 증착하는데 사용되고 있다. 이에 따라, 이차원 소재 합성을 위해 원자층증착법은 유망한 후보로 여겨지고 있지만 여전히 높은 공정온도 혹은 열처리와 같은 공정이 요구되고 있는 상황이다. 한편, 반데르발스 결정 텔레륨은 최근 높은 홀 이동도와 높은 대기 안정성, 빠른 임계 스위칭, 낮은 격자 열전도도, 높은 스핀 오비탈 상호작용과 카이랄 구조로부터 전자소자, 열전소재, 스핀트로닉스 등의 다양한 분야에서 많은 관심을 끌고 있는 소재이다. 이에 따라, 이들의 유망한 특성을 차세대 소자구조, 웨이퍼수준으로 확장 및 성공적으로 구현하기 위해서는 기존의 용액공정, 물리적인 증착방법 보다 원자층증착법이 더욱 유리하다. 하지만 현재까지 원자층증착법 기반의 텔레륨은 낮은 핵생성 밀도와 불연속적으로 증착되는 한계점을 갖고 있다. |
2. 연구내용UNIST 서준기 교수 연구팀은 원자층증착법을 이용하여 상온에 가까운 낮은 공정온도(50도)에서 열처리 공정 없이 연속적인 텔레륨 박막을 성공적으로 구현하였다. 산-염기를 갖는 두가지 전구체를 선택하여 전구체간의 반응성을 향상시켰으며, 공반응물을 추가적으로 활용하여 안정적이고 활발한 표면반응을 통하여서 박막 달성하였다. 텔레륨 박막은 높은 결정성, 4인치 웨이퍼 전체에 대해 균질한 증착 및 두께, 뛰어난 단차 피복성, 나노미터 이하의 매우 정교한 두께 조절이 가능한 특성을 보였다. 연구 결과에 따르면, 텔레륨 전구체의 공반응물을 통하여서 전구체의 흡착 후 높은 안정성을 갖는 표면 분위기, 전구체의 리간드 크기 조절을 통한 높은 흡착 밀도를 유발하여 초기 핵생성 밀도를 유동적으로 제어할 수 있어 성공적으로 고품질의 텔레룸 박막을 위한 공정법을 개발할 수 있었다. 더 나아가서 원자층 증착법 기반의 텔레륨 박막은 다양한 전자소자 (p형 트랜지스터, 정류기, 선택소자)등으로 적용 가능성을 보여주었으며, 특히 빠른 속도로 동작 가능한 상변화 메모리 소자와 통합 가능한 나노초 수준의 매우 빠른 스위칭 속도를 달성하였다. |
3. 기대효과본 연구 결과는 일반적인 원자층증착법 공정에서 새로운 전구체를 개발하는 것이 아닌 기존의 전구체와 공반응물을 활용하여 초기 핵생성을 제어함으로써 고품질의 텔레륨 박막 증착과 이들을 다양한 전자소자 응용 가능성을 보여주었다. 이는 원자층 증착법을 기반의 이차원소재 뿐만 아니라 금속, 산화물 합성에도 적용하여 새로운 공정법을 제시할 것으로 기대된다. 또한, 원자층증착법 기반의 텔레륨은 본 연구에서 선보인 전자소자뿐만 아니라 향후에는 열전소재, 스핀트로닉스, (광)전자소자 등 다양한 분야에 응용 가능할 것으로 기대된다. |
[붙임] 용어설명 |
1. 2차원 물질 (Two-dimensional van der Waals materials)원자 1층 혹은 그 이상으로 이루어진 소재로 층 사이에 반데르발스(van der Waals) 상호작용으로 결합되어 있는 구조이다. 기존의 3차원 물질보다 매우 얇은 두께에서도 열화되지 않고 유지되는 전기적 특성으로부터 차세대 전자소재로 주목을 받고 있으며 많은 연구가 진행되고 있다. |
2. 원자층증착법 (Atomic layer deposition)기체상태로 공급되는 전구체와 기판 표면과의 순차적인 화학반응 (표면반응)을 통하여서 박막 증착이 진행되는 박막 공정법으로, 전구체의 열분해가 요구되지 않기에 낮은 공정온도에서도 증착이 가능하다. 전구체 주입-퍼지-전구체 주입-퍼지의 일련의 과정 (1사이클)을 통해 공정이 진행되며 전구체 주입 과정에서 자가제한 반응 (Self-limiting reaction)이 달성되기에 매우 정교한 두께제어와 기판의 기하학적 구조에 상관없이 균일한 증착이 가능한 장점을 갖는다. |
3. 자가제한 반응 (Self-limiting reaction)전구체 주입단계에서 기판과 전구체가 전부 반응하여 추가적인 표면반응이 발생하지 않게되는 상태로, 이에 따라 박막의 두께는 증가하지 않고 포화되기 시작한다. 즉, 자가제한 반응으로부터 전구체를 과하게 주입하여도 일정 두께이상으로 증가하지 않고 유지된다. |
4. 단차 피복성 (Step coverage)비평면 구조에서 박막이 얼마나 균일한 두께로 증착이 되었는지의 정도로 일반적인 박막 증착에서는 평면 구조와 다르게 소자구조가 복잡해지게 됨에 따라 단차 피복성이 떨어지게 되는 현상을 보이게 된다. |
[붙임] 연구결과 개요, 용어설명 |
그림1. 저온 원자층 증착법 기반 텔레륨 박막의 특성 및 이들의 전자소자 응용 |
그림2. 연구가 게재된 ACS Nano 표지논문의 그래픽 이미지.삼차원 구조에 텔레륨 박막의 균일한 증착과 이들이 다양한 전자소자로 응용 가능한 모습을 묘사함. |
UNIST 홍보팀 news@unist.ac.kr TEL : 052)217-1230FAX : 052)217-1229 |