[붙임] 연구결과 개요

1.연구배경

차세대 6G 통신, 인공지능(AI) 반도체, 고성능 컴퓨팅 시스템과 같은 응용 분야에서는 고집적화된 시스템 내에서 높은 전원 잡음 억제 능력(PSRR)과 빠른 과도 응답 특성을 동시에 만족하는 전력 관리 회로가 필수적으로 요구된다. 그러나 기존의 아날로그 LDO는 우수한 잡음 억제 성능을 제공하지만 응답 속도가 느리고, 디지털 LDO는 빠른 응답 속도를 확보할 수 있으나 전원 잡음 억제력이 부족하다는 한계를 가진다. 이를 해결하기 위해 여러 형태의 하이브리드 LDO가 제안되어 왔으나, 여전히 대용량 출력 커패시터에 의존해야 하므로 SoC와 같은 초소형·고집적 시스템에 적용하기에는 한계가 존재하였다.

2.연구내용

본 연구에서는 이러한 문제를 극복하기 위해 출력 커패시터가 필요 없는 디지털 보조형 아날로그 LDO(DA-ALDO)를 제안하였다. 제안된 회로는 ‘Seamless Digital-to-Analog Transfer’(D2A-TF) 기법과 ‘Local Ground Generator’(LGG) 구조를 적용하여 디지털 경로와 아날로그 경로 간의 끊김 없는 전환을 구현하였으며, 이를 통해 기존 하이브리드 LDO의 성능 열화를 효과적으로 방지하였다.

28nm CMOS 공정 기반으로 제작된 칩은 10kHz에서 −53.7 dB의 잡음 억제 능력(PSRR) 달성하였다. 또한 99mA 부하 변화 시 전압 강하는 54mV에 불과했으며, 안정화 시간은 667ns로 측정되어 우수한 과도 응답 특성을 입증하였다. 아울러 칩 면적은 0.032mm²로 소형화가 가능하였고, 정지 전류는 338.5μA로 낮게 유지되었으며, 결과적으로 세계 최고 수준의 Figure of Merit(FoM) 0.029ps를 달성하였다. 이와 같은 성과를 통해 제안된 DA-ALDO는 대용량 출력 커패시터 제거에 따른 소형화를 실현함과 동시에 디지털 LDO의 빠른 과도 응답 특성과 아날로그 LDO의 뛰어난 전원 잡음 억제 성능을 동시에 확보할 수 있음을 보여주었다.

3.기대효과

본 연구에서 제안된 출력 커패시터 없는 디지털 보조형 아날로그 LDO는 기존 구조의 한계를 극복함으로써 다양한 기대효과를 제공한다. 첫째, 대용량 출력 커패시터를 제거함으로써 초소형·고집적 SoC(System-on-Chip) 설계가 가능해져 반도체 집적도의 향상과 시스템 패키징 단순화에 기여할 수 있다. 둘째, 디지털 LDO의 빠른 과도 응답 특성과 아날로그 LDO의 뛰어난 전원 잡음 억제 성능을 동시에 확보함으로써, 6G 통신, AI 반도체, 고성능 컴퓨팅과 같이 높은 전력 무결성(power integrity)을 요구하는 응용 분야에서도 안정적인 동작을 보장할 수 있다. 셋째, 소형화 및 저전력 특성을 바탕으로 모바일 기기, IoT 센서, 웨어러블 디바이스, 자율주행차 전자장치 등 배터리 기반 시스템의 전력 효율을 크게 향상시킬 수 있다. 넷째, 출력 커패시터 제거는 외부 부품 의존도를 줄여 시스템 비용 절감과 설계 유연성 확보에도 기여할 수 있다. 마지막으로, 본 기술은 전력관리 집적회로(PMIC) 분야의 새로운 아키텍처적 가능성을 제시함으로써 차세대 반도체 전력관리 기술 발전의 기반을 마련할 것으로 기대된다.

[붙임] 용어설명

1.LDO (Low Dropout Regulator, 저강하 전압 레귤레이터)

입력 전압과 출력 전압 차이가 작아도 동작 가능한 선형 전압 조절기. 구조가 간단하고 잡음(노이즈)이 적어 아날로그·무선 회로 등에 널리 사용된다. 아날로그 구조와 디지털 구조가 있다. 아날로그 LDO는 잡음 억제 성능이 우수하나 응답 속도가 느리고 디지털 LDO는 응답 속도는 빠르지만 잡음 억제 성능이 부족하다. 아날로그 LDO와 디지털 LDO의 장점을 결합해 빠른 응답성과 잡음 억제력을 동시에 확보하는 하이브리드 LDO가 있지만 대부분 대용량 출력 커패시터에 의존한다는 한계가 있다.

2.출력 커패시터 (Output Capacitor)

전원 회로 출력단에 연결되는 큰 용량의 커패시터. 순간적인 부하 전류 변화 시 전압을 안정화하는 역할을 하지만, 칩 외부에 큰 소자가 필요해 소형화·집적화에 불리하다.

3.SoC (System-on-Chip)

CPU, 메모리, 그래픽, 통신, 전력 관리 회로 등 다양한 기능을 하나의 칩에 집적한 시스템 반도체. 모바일 기기나 AI 반도체, 자율주행차 칩 등에 사용된다.

4.D2A-TF (Seamless Digital-to-Analog Transfer)

부하 전류 변화에 먼저 디지털 경로가 빠르게 대응한 뒤, 자연스럽게 아날로그 경로로 제어를 넘겨줌으로써 응답 속도와 잡음 억제 성능을 동시에 달성하는 기술.

5.LGG (Local Ground Generator)

디지털과 아날로그 회로 사이에서 특정 전압을 안정적으로 생성해, 두 경로 간 부드러운 전환을 가능케 하는 회로.

6.PSRR (Power Supply Rejection Ratio, 전원 잡음 제거비)

전원 공급에 포함된 잡음(노이즈)이 출력 전압에 얼마나 억제되어 전달되는지를 나타내는 지표. 값이 작을수록 전원 잡음에 강인한 회로임을 의미한다.

7.과도 응답 특성 (Transient Response)

회로가 순간적으로 큰 부하 전류 변화를 겪을 때, 출력 전압이 얼마나 빠르고 안정적으로 회복되는지를 나타내는 성능 지표.

8.FoM (Figure of Merit, 성능 지수)

여러 성능 요소(예: 응답 속도, 잡음 억제 성능, 소비 전류 등)를 종합적으로 평가하기 위한 지표. 값이 작을수록 우수한 성능을 의미한다.

9.PMIC (Power Management Integrated Circuit, 전력관리 집적회로)

여러 개의 전원 변환기(예: LDO, DC-DC 컨버터 등)를 한 칩에 집적해 반도체 시스템의 전력 공급을 효율적으로 관리하는 집적회로. 스마트폰, 컴퓨터, 자동차 전장 등 거의 모든 전자 기기에 탑재된다.

[붙임] 연구그림

연구그림. 개발된 LDO 회로의 구조와 실제 LDO를 칩 형태로 패키징한 이미지. 아날로그 회로 구조를 기반으로 하되, 디지털 구조를 접목해, 전압 안정화와 잡음 억제 성능을 모두 확보했다. 또 새로운 구조 설계를 적용해 기존 하이브리드 구조에서 필수적이던 대용량 커패시터를 제거하고 칩의 집적도를 높일 수 있다.